(19) 日本国特許庁(JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

. 特開平5-227453

(43)公開日 平成5年(1993)9月3日

	識別記号 庁内整理番号 5/12 . A 9070-5 C 7/06	F 1	技術表示箇所
	7/087 9182— 5 J	H03L	7/06 B
	9182 — 5 J 9182 — 5 J	HUSL	7/08 P
	9182-5 J 審査請求 未請求 請求項の数3	,	(全19頁) 最終頁に続く
(21) 出願番号	特願平4-28170	(71)出願人	000005223 富士通株式会社
(22) 出願日	平成4年(1992)2月14日		神奈川県川崎市中原区上小田中1015番地
		(71)出願人	000237606 富士通デバイス株式会社 東京都千代田区丸の内2丁目6番1号
		(72) 発明者	玄馬 哲 東京都千代田区丸の内二丁目6番1号 富士 通デバイス株式会社内
	· ·	(72) 発明者	内田 佳成 東京都千代田区丸の内二丁目6番1号 富士 通デバイス株式会社内
		(74)代理人	弁理士 石川 泰男


### (54) 【発明の名称】周波数自動調整装置

### (57)【要約】

(修正有) 【目的】 AFCをデジタル回路で実現し、LSI化す

る事で回路の規模の縮小や安定性・信頼性を向上する。 【構成】 外部同期信号を入力する手段22と、内部同 期信号を生成する手段16と、外部同期信号を一定間隔 でサンプリングして、内部同期信号との同期差を検出し その度合いを測る比較手段24の比較結果に基づき内部 同期信号の同期を徐々に変化させる手段30,14と、 両同期信号の周期が同じになると、内部同期信号の周期 を固定する手段28と両同期信号その位相差を検出し位 相差の度合いを測る比較手段24の比較結果に基づき内 部同期信号の周期幅を変化させる手段30,14と、両 同期信号の位相が近傍に達すると、位相を徐々に合わせ 込む手段30,14と、周期及び位相が合うと、外部同 期信号のサンプリングを継続しながら、内部同期信号の 周期及び位相を微調整する手段30、14とを含む。

### 本型町の原理によう同波数自動調整表置



### 【特許請求の範囲】

【請求項1】 外部で発生する同期信号 (SYNC#) を入力する手段 (22) と、

内部で同期信号 (ISYNCX) を生成する手段 (16) と、

外部から入力した同期信号(SYNC#)を一定間隔でサンプリングして、該外部同期信号(SYNC#)と前記内部同期信号(ISYNCX)との同期差を検出する手段(24)と、

該周期差の度合いを測る比較手段(24)と、 該周期差比較手段(24)による比較結果に基づき内部 同期信号(ISYNCX)の同期を徐々に変化させる手 段(30,14)と、

前記内部同期信号 (ISYNCX) の周期が前記外部同期信号 (SYNC#) の周期と同じになると、内部同期信号 (ISYNCX) の周期を固定して周期幅を保持する手段(28)と、

前記両同期信号 (ISYNCX, SYNC#) の周期が同じになると、前記内部同期信号 (ISYNCX) と前記外部同期信号 (SYNC#) との位相差を検出する手 20段 (24)と、

該位相差の度合いを測る比較手段(24)と、

該位相差比較手段 (24) による比較結果に基づき内部 同期信号 (ISYNCX) の周期幅を変化させる手段 (30,14)と、

前記内部同期信号 (ISYNCX) の位相が前記外部同期信号 (SYNC#) の位相の近傍に達すると、内部同期信号 (ISYNCX) の位相を外部同期信号 (SYNC#) の位相に徐々に合わせ込む手段 (30,14)

前記内部同期信号 (ISYNCX) と前記外部同期信号 (SYNC#) の周期及び位相が合うと、外部同期信号 (SYNC#) のサンプリングを継続しながら、内部同期信号 (ISYNCX) の周期及び位相を微調整する手段 (30,14) と、

を含むことを特徴とする周波数自動調整装置。

【請求項2】 請求項1記載の装置において、前記外部同期信号(SYNC#)あるいは前記内部同期信号(ISYNCX)のいずれか一方を選択して、出力同期信号(SYNCX)として出力する手段(34)を含み、該40出力手段(34)は、前記外部同期信号(SYNC#)及び前記内部同期信号(ISYNCX)の周期差の度合い及び位相差の度合いに基づいて、いずれか一方の同期信号を選択し、両同期信号(SYNC#, ISYNCX)の同期及び位相が同じである場合には、外部同期信号(SYNC#)を出力同期信号(SYNCX)として出力することを特徴とする周波数自動調整装置。

【請求項3】 請求項2記載の装置において、前記出力 手段(34)は、外部同期信号(SYNC#)を出力同 期信号(SYNCX)として出力している間に、外部同 50

期信号(SYNC#)と内部同期信号(ISYNCX)との周期あるいは位相に変動が生じたときには、内部同期信号(ISYNCX)を出力同期信号(SYNCX)として出力することを特徴とする周波数自動調整装置。 【発明の詳細な説明】

2

### [0001]

【産業上の利用分野】本発明は、周波数自動調整装置 (Automatic Frequency Controller, AFC) に関する。特に、TV、VTR等の画像機器に使用される表示画面の 10 制御信号である水平・垂直同期信号の周波数自動調整装置に関する。

【0002】近年の電気機器のLS1化に伴い、アナログ回路で構成されている回路のデジタル化が要求されている。このため、アナログ回路で構成されている周波数自動調整回路をデジタル化してLSI内に集積する必要がある。

### [0003]

【従来の技術】TV画面を制御する水平・垂直同期信号のうち、一般的に、垂直同期信号(以下VSYNC#という)では、積分された形で波形が生成されるので、外来ノイズ等が混入しても積分により除去されてしまうが、水平同期信号(以下HSYNC#という)では、微分された波形で生成される為、ノイズ等に弱く、ノイの混入によりTV画面の一部が乱される原因となる。【0004】この乱れを抑えるために、同期信号を平衡化する手段をAFCとしている。従来のAFCは、図2に示すような構成で成り立ち、外部から入力される同期信号)SYNC#と発振回路1により出力される同期信号、SYNC#と発振回路1により出力される同期信号、SYNCXとの位相差を位相検出部2により検出し、検出結果を積分部3で積分して位相差を電圧に変換する。

[0005] 電圧に変換された位相差は、前記発振回路 1に入力され、電圧の高低により発振回路1の発振特性 を変化させて発振周波数を高めたり遅くしたりする事 で、出力同期信号SYNCXの周波数の制御を行ってい た。

### [0006]

【発明が解決しようとする課題】上記従来のAFCにおいては、コンデンサや抵抗・コイルで微分、積分回路3が構成され、発振回路1や位相検出回路2もトランジスタや水晶発振子等のアナログ回路で構成され、発振の周波数調整も電圧差等で制御されるといった様に、全てアナログ的に行われてきた。

【0007】従って、デジタル回路を集積したLSIにアナログ回路であるAFCを組み込む事は、電気特性の保証や回路実現の困難性のため、現実的に実現できず、LSIとは別にアナログ回路でAFCを構成する事となり、回路規模が増大するといった問題を生じていた。

【0008】そこで、本発明は、AFCをデジタル回路で実現し、LSI化する事で回路の規模の縮小や安定性

・信頼性を向上する事を目的とする。

【0009】 【課題を解決するための手段】本発明は、外部で発生す

3

る同期信号 (SYNC#)を入力する手段(22)と、 内部で同期信号 (ISYNCX) を生成する手段(1 6) と、外部から入力した同期信号 (SYNC#) を一 定間隔でサンプリングして、該外部同期信号(SYNC #)と前記内部同期信号(ISYNCX)との同期差を 検出する手段 (24) と、該周期差の度合いを測る比較 手段 (24) と、該周期差比較手段 (24) による比較 10 結果に基づき内部同期信号(ISYNCX)の同期を徐 々に変化させる手段(30,14)と、前記内部同期信 号(ISYNCX)の周期が前記外部同期信号(SYN C#) の周期と同じになると、内部同期信号 (ISYN CX) の周期を固定して周期幅を保持する手段(28) と、前記両同期信号(ISYNCX, SYNC#)の周 期が同じになると、前記内部同期信号(ISYNCX) と前記外部同期信号(SYNC#)との位相差を検出す る手段(24)と、該位相差の度合いを測る比較手段 (24) と、該位相差比較手段(24)による比較結果 20 NC#の周波数に近づける。 に基づき内部同期信号(ISYNCX)の周期幅を変化 させる手段 (30, 14) と、前記内部同期信号 (15 YNCX)の位相が前記外部同期信号(SYNC#)の 位相の近傍に達すると、内部同期信号(ISYNCX) の位相を外部同期信号(SYNC#)の位相に徐々に合 わせ込む手段(30,14)と、前記内部同期信号(I SYNCX) と前記外部同期信号 (SYNC#) の周期 及び位相が合うと、外部同期信号(SYNC#)のサン プリングを継続しながら、内部同期信号(ISYNC X) の周期及び位相を微調整する手段 (30,14) と、を含むことを特徴とする。

【0010】図1には、本発明の原理による周波数自動 調整装置が示されている。この図1の装置は、水平同期 信号(以下HSYNC#)に対して周波数制御を行う回 路を構成している。

【0011】IHSYNCXは、内部で生成される水平同期信号であり、該IHSYNCXは、カウンタ10と、カウンタ10を制御するカウンタ制御部12と、カウンタ値をデコードする制御デコーダ14とデコーダ値から信号を生成する生成部16と、から成る回路18か 40 5出力される。

【0012】IHSYNCXの周波数と位相を調節する回路20は、外部から入力部22を介して入力されるHSYNCXとの位相差及び周期差を検出する位相・周期比較制御部24と、その位相・周期比較制御部24と、その位相・周期比較制御部24が位相比較か周期比較かのどちらを比較するかを指示する切替部26と、周期の比較結果を保持するラッチ部28と、保持された比較結果からデコーダ14を制御するデコーダ制御部30と、から成り立っている。

【0013】平衡化された水平同期信号であるHSYNCXを生成する回路32は、位相・周期比較制御部24の比較結果を条件にしてHSYNC#とIHSYNCXの信号の切替えを行うOUT制御部34から成り立つ。

【作用】次に、本発明の原理による周波数自動調整装置の作用を図3(A)、(B)、(C)、(D)を参照しながら説明する。

【0015】まず、外部入力HSYNC#の信号が有効でないHigh状態のとき(以下ネゲート時)は、図3 (A)のように内部で生成される同期信号IHSYNC XがHSYNCXとして出力される。

【0016】この時のHSYNCXの周波数は、予め保持されている周期値ラッチ部28の比較データに基づきデコーダ制御部30の制御データにより決定される。次に、HSYNC#がLowとなり有効になる(以下アサート時)と、図3(B)のようにHSYNC#とIHSYNCXとの周期差を比較制御部24で比較して、比較結果によりIHSYNCXの周波数を可変させてHSYNC#の周波数に近づける。

【0017】この時いきなりHSYNC#と同じ周波数に近づけるのではなく、ある一定の上下限の範囲内でIHSYNCXの周波数を変化させ、周波数が近づくにつれて変化の割合も小さくする。

【0018】HSYNC#とIHSYNCXの周期が同じになった時点で周期は固定され、周期値ラッチ部28に周期の値が保持される。次に位相の合わせ込みを行うが、HSYNC#とIHSYNCXがある一定の位相より外れていると、IHSYNCXの周期に一定の長さがあたえられ、HSYNC#とIHSYNCXの周期幅を再び異なるように制御する。(図3(C)) これによりHSYNC#とIHSYNCXの位相が序々に近づき、位相が合わせ込まれた時点で、IHSYNCXの周期幅をHSYNC#と同じ周期に戻し位相合わせが終了する。

【0019】位相合わせでも、一定の位相合わせ範囲内に位相が同期すると、IHSYNCXに与える一定の長さを小さくして行き、序々に位相が合わせ込まれるようにする。

【0020】一度IHSYNCXとHSYNC#との同期がとれると、HSYNC#との位相・周期同期を細かい単位で微調整しながらHSYNCXを出力し続ける。この時点でHSYNC#に外来ノイズが載ったり、HSYNC#が一時的に消滅しても、内部のIHSYNCXを出力する事でHSYNCXの安定供給を図る。(図3(D))

以上のように、本発明の原理による周波数自動調整装置によれば、IHSYNCXの周波数(周期)と位相を別個に調整することができる。そして、HSYNC#が急るに変化あるいは一時的に消滅したとしても、内部のI

HSYNCXにより常に平衡化され安定したHSYNC Xを供給することができる。

【0021】なお、上記の説明では、水平同期信号をと りあげたが、本発明は、垂直同期信号等の周波数調整を 必要とするもの全般に適用可能である。

### [0022]

【実施例】以下、図面に基づいて本発明の実施例を説明 する。本AFCは、水平同期信号HSYNC#の制御用 コントローラとして説明してあり、外乱等により位相或 いは周波数の乱れた外部入力HSYNC#を補正して常 10 に安定した同期信号を出力する事を目的とする。そし て、外部HSYNC#が入力された時は、内部で発生す るIHSYNCXを外部HSYNC#と位相同期するよ うに周波数自動調整して出力する。また、外部HSYN C#が停止した時には、内部発生のIHSYNCXを出 力する事で安定した同期信号を供給する。詳述すると、

⑦ 外部HSYNC#が入力されない時は、内部で発生 するIHSYNCXを出力する。

【0023】② 外部HSYNC#が入力されている時 は、内部IHSYNCXを外部HSYNC#に位相同期 20 して出力する。

③ 外部HSYNC#が停止しても、内部IHSYNC Xを出力してHSYNCXの供給を停止しない。

【0024】④ 外部と内部のHSYNCが同期する と、外部HSYNC#に外来ノイズ等が載っても許容範 囲内でマスキングする。

次に、図4には、本発明の実施例による周波数自動調整 装置が示されている。

【0025】図4において、カウンタ50は、8Bit のカウンタである。カウンタ制御部52は、カウンタ5 30 ② HSYNC#とIHSYNCXのIHSYNC C 0のクリアを制御する。

【0026】デコーダ54は、カウンタ50のカウント 値をデコードして出力する。パルス制御部56は、デコ ーダ54のデコード値を制御して制御パルスを出力す

【0027】状態制御部58は、動作遷移を制御する。 HSYNC#入力部60は、外部から入力されるHSY NC#の入力部である。 HSYNC#制御部62は、 外部入力されたHSYNC#の制御を行う。

【0028】位相制御部64は、位相比較用のデータを 40 生成する。位相比較部66は、外部入力されたHSYN C#と位相比較データとの比較を行う。

【0029】動作制御部68は、位相比較されたデータ を処理して、次の動作を制御する。データレジスタ70 は、動作制御用のデータ格納レジスタである。位相ロッ ク制御部72は、外部HSYNC#との位相同期を制御 する。

【0030】HSYNC発生部74は、HSYNCXの 出力制御を行う。次に、動作概要を説明する。動作の基 準となるクロックは、カラーバースト信号の4倍の周波 50 がサンプル出来るように調節する。位相同期期間にHS

数のパルスである4fscをクロックとして使用する。 【0031】主な動作は、

- 外部入力HSYNC#(以下HSYNC#)のサン プル動作
- ② 外部入力HSYNC#と内部発生IHSYNCXの 位相比較動作
- ③ 内部発生1HSYNCX (以下1HSYNCX)の 位相・周波数制御動作 の3種類に区別出来る。
- 【0032】各動作は図5に示される期間に行われる。 詳述すると、
- ① サンブル動作は常に行われ、外部から入力されるH SYNC#を位相比較用のデータとしてサンプルする。 HSYNC#のサンブルは、LowレベルからHigh レベルへの立ち上がりエッジを検出して行われる。

【0033】② 位相比較では、サンプルされたデータ と内部動作の位相差及びIHSYNC CYCLE幅 (周波数)を比較して位相差データと1 H幅データを生 成する。

【0034】③ 位相制御では、生成された位相差デー タとIHSYNC CYCLE幅データにより内部動作 の制御を行い、外部入力のHSYNC#に内部生成のⅠ HSYNCXの位相を近づける。

【0035】 (1) 外部入力HSYNC#のサンプル動

HSYNC#のサンプルは以下の3種類に区別して行

- ① HSYNC#とIHSYNCXが全く同期していな いと見なす期間
- YCLE幅(以下1H幅)の同期期間
- ③ HSYNC#とIHSYNCXの位相同期期間・ 各サンプル期間は図6に示される通りである。詳述する
- ① HSYNC#とIHSYNCXが全く同期していな いと見なす非同期の期間には、HSYNC#がサンプル されると、IHSYNCXの1H幅データは最大(或い は最小) 値としてサンプルされ、HSYNC#が1H幅 の同期期間内でサンプル出来るまで繰り返される。

【0036】② HSYNC#が1H幅の同期期間内に サンプルされると、その期間内で定められた一定のデー タが I H S Y N C X の 1 H幅データとしてサンプルされ る。これにより、IHSYNCXのIH幅を変動させて HSYNC#とIHSYNCXの1H幅を± (4×1/ fsc) secの誤差範囲で同一化させる。

[0037] 3 HSYNC# & IHSYNCX 01H 幅が土(4×1/fsc)secの誤差範囲で同一化し た時点で、IHSYNCXの1H幅を再び一定量増加

(或いは減少) させて、位相同期期間内にHSYNC#

YNC#がサンプルされると、IHSYNCXのIH幅を、HSYNC#と再び同一化して、位相同期期間内で定められた一定のデータサンプルによりIHSYNCXとHSYNC#の位相差を1/fscsec単位で毎ラスタ修正して同期を行う。

【0038】 (2) 1 H幅同期データの生成 外部入力のHSYNC#のサンプル位置により、1 H幅 同期用のデータが生成される。

【0039】サンプルされる同期用データの区分は2種類に分けられる。(図7(A)参照) 非同期期間にH 10 SYNC#がサンプルされた時には、一律の同期用データか生成され、サンプルされた時点の±DATAのレベルによりプラスかナイマスが決まる。

【0040】同期調節期間は、HSYNC#のサンプル位置により、それぞれ同期用データが生成される。同期用データは、PHASE DATAとして以下のように割当られ、2ラスタに渡って同じPHASE DATAがサンプルされると、HSYNC#とIHSYNCXの1H幅が同期したと見なす。

【0041】1 H幅の同期が合うと、再度HSYNC# 20 とIHSYNCXの同期が外れるまでサンプルされたデータは固定される。PHASE DATAにも生のデータが付属する。(図7(B)、(C)参照) (3)位相同期データの生成

HSYNC#とIHSYNCXの1H幅が同期すると、PHASE DATAに一定量の値を加減算し、HSYNC#のサンプル位置が同期調節期間のPHASE DATA 0期間に収まるまで繰り返す。

【0042】PHASE DATA 0期間でHSYN C#がサンプルされると、位相LOCK期間となりLO 30 CK DATAがサンプルされる。LOCK DATA は毎ラスタHSYNC#が入力される限りサンプルされる。(図8参照)

### (4) 位相制御動作

IHSYNCXの1H幅を増減させて、外部入力のHS YNC#との同期を行う。

【0043】動作は1H幅調整の動作と、位相合わせの動作の2種類に区別出来る。(図9(A)参照)

1 H幅の調整ではPHASE DATAに従って、5×fscの単位で0~16の範囲で1Hの長さが調節され、調節値が8の時が標準となり、8以下はマイナス側、8以上はプラス側として1HSYNCXの長さが調節される。

【0044】PHASE DATAは0~Fまであり、 図9 (B) のように対応する。位相合わせの調整ではL OCK DATAに従って、fsc単位に0~10の範 囲で長さが調節され、調節値は5が標準値となり5を基 準にIHSYNCXの長さが調節される。

【0045】また、PHASE DATAが非同期期間 を表す値の時と1H幅同期後のPHASE DATA 0期間にHSYNC#をサンプルする時の動作時には、 最大値(10)が最小値(0)となる。

[0046] LOCK DATAは図9 (C) のように 対応する。

(5) HSYNC#とHSYNCXの立ち上がりレベル 同期化

HSYNC#とIHSYNCXの位相が同期すると、H SYNCXのパルス立ち上がりタイミングは、内部発生 のIHSYNCXから外部入力のHSYNC#ダイレク ト出力に切り換える。

[0047] これにより、HSYNC#とHSYNCX は完全に同期化が行われることになる。 (図10(A) 参照)

HSYNC#のダイレクト出力の範囲はIHSYNCX の立ち上がり前後  $4 \times f$  s c 範囲であり、前後約  $1 \mu$  s e c の範囲を持たせてある。(図 1 O (B) 参照)

(6) HSYNC#ダイレクト出力とIHSYNCX出力の切替え

HSYNC#とIHSYNCXの位相が同期化され、HSYNC#の立ち上がりがIHSYNCXにダイレクト出力された状態で動作する時、HSYNC#の発振停止に備えてIHSYNCXの立ち上がりポイント前でHSYNC#をサンプルし、HSYNC#がLowレベルならHSYNC#のダイレクト出力に、Highレベルなら内部発生のIHSYNCX立ち上がりの出力に切り換える。(図11(A)、(B) 参照)

外部入力HSYNC#がLowレベルで停止した時は、 HSYNC#ダイレクト出力範囲最終位置で強制的にI HSYNCXを立ち上げる。(図11(C)参照)

(7) HSYNCXの立ち下がり位置

HSYNCXの立ち下がり位置は、AFC内部で生成される。

[0048] HSYNCXのアサート期間は(17×fsc) secと規定して、常に一定の位置でアサートを行う。(図12(A)参照)

これにより、HSYNCXの立ち上がりをHSYNC# ダイレクト出力へ切り換えた時のHSYNCXパルス幅 は13fsc~22fscの範囲となる。(図12

40 次に、状況別の動作を説明する。

(B) 参照)

【0049】まず、外部入力のHSYNC#が停止している時の動作を説明する。外部入力のHSYNC#が停止した状態で内部のIHSYNCXを発生している時は、HSYNC#のサンプルを行ないながらIHSYNCXの発生を行っている。

【0050】内部発生IHSYNCXの1H幅は、初期 状態なら227 5×fscの幅で動作を繰り返す。また、HSYNC#の発振が途中で停止した直後なら、H SYNC#発振時の1H幅で動作を行う。

【0051】HSYNC#の発振が開始されると、ノイ

ズ除去の為 3 ラスタ分のHSYNC#をカウントの後、 HSYNC#とIHSYNCXの位相同期動作に入る。 (図13参照)

(1) 外部入力HSYNC#と内部発生IHSYNCX が同期した状態の動作外部入力のHSYNC#と内部発 生のIHSYNCXが位相同期した状態では、HSYN C#のサンプルにより IHSYNCXの1H幅を微調整 しつつ、水平同期信号HSYNCXを出力する。

【0052】この時のHSYNCXの立ち上がりはHS YNC#をダイレクトに出力する事でHSYNC#とH 10 SYNCXの位相の同期を合わせる。 (図14参照)

(2) 外部入力HSYNC#と内部発生IHSYNCX を同期する時の動作HSYNC#が停止状態から発振を 開始し、IHSYNCXの位相を同期する時の動作を説 明する。

【0053】HSYNC#が非同期期間にサンプルされ れば、±DATAによりIHSYNCXの1H幅が最大 幅か最小幅に設定され動作を繰り返す。HSYNC#の ノイズ除去の為HSYNC#のサンプルはHSYNC# 発振から3ラスタ後に開始する。 (図15 (A) 参照) HSYNC#を同期調節期間にサンプルすると、同期調 節期間内で定められた値に従ってIHSYNCXの1H 幅は1ラスタ毎に変化する。

[0054] サンプルされたPHASE DATAが2 ラスタに渡って同じであれば、そのデータを1H幅の同 期データ (PHASE SAMPLE DATA:PSAMP DT) として使用す る。 (図15 (B) 参照)

1 H幅の同期が終了後HSYNC#のサンプル位置がP HASE DATAOの期間に収まれば、LOCK D ATAを毎ラスタサンプルして位相調整を行う。(図1 30 5 (C) 参照)

(3) 外部入力のHSYNC#が停止した時の動作・ HSYNC#の発振が停止した時は、発振停止前のPH ASE SAMPLEDATAŁLOCK SAMPL E DATAの値で生成されたIHSYNCXをHSY NCXとして出力する。(図16(A)参照) HSYNC#の発振停止の判断はIHSYNCX立ち上 がりの5fsc前に行う。

【0055】この時点でHSYNC#がLowレベルで -なければ同期ずれと見なし内部発生の I H S Y N C X 立 40 ち上げに切り換える。(図16(B)参照)

(4) 外部入力のHSYNC#の1H幅が(227.5 ×fsc) secより長い時の同期動作

HSYNC#の1H幅が標準値 (227.5×fsc) より4×fscを越える長さの時は、PHASE DA TAの値が標準値より長く設定される。

【0056】1H幅の同期期間内で2ラスタに渡って同 じPHASE DATAをサンプルすると、そのPHA SE DATA&PHASE SAMPLE DATA として設定する。 (図17(A)参照)

50

PHASE SAMPLE DATAが設定されるとし OCK DATAを最大値に設定し、HASNC#より 1H幅を (5×fsc) sec増やす。

10

[0057] HSYNC# #PHASE DATA 0 期間である位相LOCK期間内でサンプルできるまでこ の状態で動作する。 (図17 (B) 参照) 位相LOCK期間内でHSYNC#がサンプルされる

と、LOCK SAMPLE DATAは本来の位相制 御用のデータが毎ラスタ設定される。(図17(C)参

(5) 外部入力のHSYNC#の1H幅が(227.5 ×fsc)secより短い時の同期動作 HSYNC#の1H幅が標準値(22.7. 5×fsc) より4×fsc以上短い時はPHASE DATAの値 が標準値より短く設定される。

【0058】1H幅の同期期間内で2ラスタに渡って同 じPHASE DATAをサンプルすると、そのPHA SE DATA PHASE SAMPLE DATA として設定する。 (図18(A)参照)

PHASE SAMPLE DATAが設定されると、 LOCK DATAを最小値に設定し、HSYNC#よ り1H幅を (5×fsc) sec減らす。

[0059] HSYNC##PHASE DATA 0 期間である位相LOCK期間内でサンプルできるまでこ の状態で動作する。 (図18 (B) 参照)

位相LOCK期間内でHSYNC#がサンプルされる と、LOCK SAMPLE DATAは本来の位相制 御用のデータが毎ラスタ設定される。 (図18 (C) 参 照)

(6) 外部入力のHSYNC#の同期が外れた時の動作 位相が同期した状態で動作している途中でHSYNC# の位相にズレが生じた場合、1ラスタ後に位相修正動作 に移る。 (図19 (A) 参照)

位相修正動作に入ると、LOCK SAMPLE DA TA(L SAMPDT)は一0値が設定され、PHA SE SAMPLE DATAはHSYNC#のサンプ ル値が設定される。

【0060】以後通常の同期動作が行われ、1 H幅の同 期と位相同期とが行われる。(図19(B)参照)

(17) 外部入力のHSYNC#が1ラスタだけ停止し た時の動作

外部入力のHSYNC#が1ラスタだけ停止して再び発 振を開始した時には、発振の停止した1ラスタ間だけH SYNCXの出力を内部発生IHSYNCXに切替え、 発振開始後はHSYNC#に同期して動作する。

【0061】1ラスタの停止期間は、1H幅の同期と位 相の同期は解除しない。発振停止が1ラスタを越えた場 合には、外部入力HSYNC#が停止したと見なし、1 H幅の同期動作から開始する。(図20参照)

(8) 同期動作中にHSYNC#ヘノイズが載った場合

### の動作

HSYNC#とHSYNCXが同期動作中にHSYNC #にパルス性ノイズが載った場合は、マスクが掛かり無 効と見なす。

11

【0062】マスクの期間は位相LOCK期間外をマス ク期間とし、その期間にHSYNC#がアサートされて も無効となる。(図21参照)

(9) 1 H同期後にHSYNC#の1H幅に変動が生じ た場合の動作

1 H幅の同期後にHSYNC#の1.H幅に変動が生じた 10 場合、位相同期が行われない可能性がある為、 1 H幅同 期後に16ラスタ後でも位相LOCK期間にHSYNC #がサンプルされなければ1H幅の同期を再び行う。

### (図22参照)

次に、本発明の周波数自動調整装置について更に具体的 に説明する。

### 

TVやTV一体型VTR等の表示画面には、スーパー・ インポーズによりチャネルや日付などの文字/グラフィ ックなどがオン・スクリーン表示されている。

【0064】これらオン・スクリーン表示されている文 字/グラフィックは、専用LSIであるOSDC(On S creen Display Controller) などにより制御されるのが 一般的である。

【0065】しかし、TV、VTR等において、受信電 波が弱い場合(弱電界)や無信号時または、VTRにお ける特殊再生時 (早送り、巻戻しや、無録画部の再生 等) やテープの伸び等の条件下では、正常な映像信号を OSDCに供給することができない場合が発生し、オン ・スクリーン表示された文字/グラフィックが上下に揺 30 れたり、左右に振れたりする現象が発生する。

【0066】そこで、映像信号を補正し、常に安定した 表示画面を供給する目的でAFCが使用される。AFC とは、周波数自動制御 (Automatic Frequency Controll er) の路であり、主に映像信号に含まれる水平同期信号 の補正に使用される。

【0067】従来のAFCは、電位差などにより水平同 期信号の周期・位相調整をリニア的に行っており、アナ ログ回路にて構成されていた。このため、CMOS構造 で製作されているOSDC等への取り込みには不向きで 40 あった。そこで、表示系LSIであるOSDC (On Scr een Display Controller)に内蔵する事を目的として、 完全デジタル化のAFC回路を試作した。

【0068】AFC機能を内蔵すると、システムの低価 格化・部品点数の削減/回路の簡素化、および信頼性の 向上などのメリットがでてくる。

### TV画像

現在、世界各国で使用されているTVの映像信号方式 は、大きく分けると、NTSC、PAL、SECAMの 3種類に区別する事ができる。

【0069】国内で使用されているTVの画像はNTS C (National Television System Committee) 規格に準 拠した方式で放映されている(NTSC規格の概略を図 23に示す)。

12

【0070】NTSC規格は、表示画面の縦方向は52 5本の走査線により構成され、走査線1ライン(1テス タと呼ぶ) は、輝度信号、色信号、カラーバースト信 号、同期信号の混合信号 (Composit Video Signal:コン ポジット信号) で成り立つ。

## 【0071】<u>AFCの必要性</u>

前記図23において、輝度信号しは信号のレベルにより 画面の明暗を制御している。

【0072】カラーバーストBと色信号Cは表示色を制 御する信号であり、色信号Cは色副搬送波(fs)と呼 ばれるカラーバースト信号Bと同じ周波数の搬送液に載 せて送信される。(位相は異なる)

そして、カラーバースト信号Bと色信号Cとの位相によ り画面に表示される色合いが決まり、色信号Cの振幅強 度により表示色の濃度が決まる。

【0073】水平同期信号はHSYNC(Horizontal S ynchronization) と呼ばれ、画面水平方向の表示位置制 御を行っている。これらの信号を受信機(TV)が受信 すると、輝度信号L、色信号C、同期信号HSYNCに それぞれ分離して表示画面に画像を再生する。

【0074】この時、水平同期信号HSYNCは一般的 に微分回路により分離生成される為、ノイズ等の外乱に 対して影響を受けやすくなり、影響を受けた際の症状と しては、画面が放うつ現象や局部的に画像が横に流れる といった現象が生じてしまう。(図24参照)

## これらの現象の除去にAFCが用いられる。

### 【0075】<u>AFCの原理</u>

1画面525本からなる水平同期信号HSYNCは、位 相のズレやノイズによる影響を多少なりとも受けている が、それらの各ラスタの水平同期信号HSYNCを平均 化すると、ラスタ間の位相差は少なくなり、局部的な信 号の乱れも平均化され除去される。この平均化された水 平同期信号HSYNCを用いて表示画面を制御すること により、安定した画像を得ることが可能となる。

【0076】図25に原理構成を示す。図25中のHS YNC#とは、HSYNC分離部80でコンポジット信 号Signalより分離生成された水平同期信号であ

【0077】HSYNC信号は、発振回路82により生 成されたパルス波であり、ディスプレイ装置CRTの画 面制御に使用する。HSYNC信号の発振周波数は、水 平同期信号の規格に準拠したパルスを発生するように調 整されている。

【0078】位相検出回路84はHSYNC#信号とH SYNC信号との位相差を検出し位相差のレベルに合わ 50 せた信号を出力する。検出された位相差信号は、積分回 13

路86により平滑され、発振回路82の周波数制御信号

【0079】発振回路82は発振制御信号により周波数 の高低を制御できるものを使用し、HSYNC#とHS YNCの位相差が無くなるまで周波数調整が行われる。 このようにフィードバックを繰り返し水平同期信号HS YNCは平均化されていく為、HSYNC#の周期・位 相が急峻に変化しても、AFCにより補正された水平同\*

くなった時 期

給されている時 期

同

[0082]

断した時 期

ノイズに対する対策

[0083]

追随範囲

図26には、AFCの全体プロックが示されている。

【0084】図26において、

HSYNC#:外部からの水平同期信号である。

HSYNC : 周波数調整後の水平同期信号である。

[0.085]

HSYNCX: AFC回路で生成される水平同期信号で ある。

: 本回路の動作基準クロックで、カラーバ 30 ースト信号(約3.58MHz)と同等の周波数であ

【0086】水平同期信号発生部90は、色副搬送波 f sのクロック f s c を入力し、水平同期信号HSYNC Xを生成するブロックであり、カウンタ90、カウンタ 制御部92、カウンタ制御デコーダ94、デコーダ制御 部96、HSYNCX生成部98を含む。ここで、カウ ンタ90は、8ビットのカウンタであり、カウンタ制御 部92は、カウンタ90のクリアを制御し、カウンタ制 御デコーダ94は、カウンタ90のカウント値をデコー 40 ドして出力し、デコーダ制御部96は、カウンタ制御デ コーダ94のデコード値を制御して制御パルスを出力 し、HSYNCX生成部98は、HSYNCXを生成し て出力する。

【0087】周期・位相検出部100は、外部からの水 平同期信号HSYNC#と内部で生成された水平同期信 号HSYNCXとを比較するプロックであり、位相・周 期比較制御部102、位相・周期切替制御部104、周 期値保持レジスタ106、位相値保持レジスタ108を 含む。ここで、位相・周期比較制御部102は、外部か 50

\*期信号は徐々に調整され、隣接するラスタの周期・位相 関係は急激に変化する事はない。

【0080】<u>AFCの構成</u>

AFCとしては、垂直同期信号を制御する方法と水平同 期信号を制御する方法があるが、今回は、以下のような 水平同期信号を制御するAFCを試作した。

[0081]

① 水平同期信号HSYNC#が無 → AFC回路で生成している水平同 信号HSYNCXを出力する。

② 水平同期信号HSYNC#が供 --> AFC回路で生成している水平同 信号HSNCXを外部からの水平 期信号HSYNC#に位相、周期 同期化する。

③ 水平同期信号HSYNC#が中 → AFC回路で生成している水平同 信号HSYNCXを出力する。

> → 特定期間、入力をマスクしノイズを 除去する。

⑤ 水平同期信号HSYNC#への → NTSC規格の同期信号の±10 sec以内にする。

らの水平同期信号HSYNC#と内部生成の水平同期信 号HSYNCXとの位相・周期を比較し、位相・周期切 替制御部104は、前記比較制御部102が位相の比較 を行うかあるいは周期の比較を行うかを切り替え、周期 値保持レジスタ106、位相値保持レジスタ108は、 それぞれ、周期値、位相値を保持する。

【0088】なお、HSYNC#入力制御部110は、 HSYNC#を入力し、HSYNC出力制御部112 は、HSYNCを出力する。また、fscは、AFCの 各プロックに供給されている。

【0089】水平同期信号発生部90

水平同期信号発生部90は、色副搬送波(fs)のクロ ック(fsc)を入力し、水平同期信号(HSYNC X)を生成するプロックである。

【0090】 f s c とHSYNCXの関係は

 $f s c = HSYNCX/(2\times455)$  (Hz) である から、

(Hz) となる。 HSYNCX = f s c/227.5【0091】上式から分かるように、fsc(約3.5 8MHz) クロックからHSYNCX信号を得るために は、fscを227.5回カウント可能な、8ビット・ カウンタを準備すればよいこととなる。

【0092】図27には、水平同期信号発生部が示さ れ、(A)、(B)には、それぞれ、回路榕成、波形が 示されている。なお、機能仕様において、水平同期信号 の周期変動をNTSC規格信号の±10μsecと設定 すると、NTSC規格227. 5+10μsec・fs c=264となり、fscを264カウントできる9ビ

20

14

を

ット・カウンタが必要となるが、今回の試作では、デコーダや位相検出回路との絡みで、7ビット・カウンタで 実現できた。

## 【0093】<u>周期・位相検出部100</u>

周期・位相検出部100については、①ALUを内蔵した演算器を用いる方法と、②カウンタ&デコーダ&コンパレータによる方法の2つの案が存在する。

【0094】① 演算器を用いる方法では、周期の追随をプログレッシブ的に行うことができ、位相の同期化が高速である。

② コンパレータによる方法では、回路は比較的規模が 小さく、試験回路の組み込みも容易である。

【0095】今回は、将来的に本AFC回路をOSDCへ内蔵することを考慮し、回路規模、試験等の面で有利なコンパレータを用いた方法を採用することにした。コンパレータによる制御では、まずHSYNCの1周期を、図28のように①位相差検出期間、②無作業期間、③周期調整期間、④位相調整期間に分割して考え、それぞれの制御を行う。

【0096】 各期間の動作説明

以下、各期間の動作説明を行う。

### ①位相差検出期間

位相差検出期間では、周期調整値と位相調整値が図29 (A)、(B)のように割り当てられており、HSYNC#をトリガとして、それぞれのデータが読み取られる

【0097】読み取られた周期調整値と位相調整値は後述する周期・位相調整期間のデコーダの制御用に使用される。

## ②無作業期間・

無作業期間では、規定値である93. 5カウントをカウントする。

【0098】③周期調整期間

NTSC規格の水平同期信号は15.75KHzで、2 27.5/fsc μsecである。

【0099】周期調整期間では、基準の水平同期信号の  $\pm 10 \mu$  s e c までの周期変動の調整を可能とするもの である。周期調整のため、 $0\sim80$ までのカウンタを持っており、5/f s c  $\mu$  s e c 単位で周期調整することができる。

【0100】このため、水平同期信号HSYNCに追随可能な周期は187.5~267.5/fsc μsecの範囲となる。

### **①**位相調整期間

周期および位相が同期化された状態においても、位相は ラスタ毎に微妙にズレていく。このズレは蓄積されてい くので、ラスタ毎に調整が必要となる。この調整を行っ ているのが位相調整期間である。

【0101】位相調整のため、0~10までのカウンタ を持っており、1/fscの単位で調整することができ 50 16

る。以上の①,②,③,④の動作を図30に示す。 【0102】前記タイミングの実現回路は、図31のような構成となる。なお、水平同期信号発生には、9ビットのカウントが必要と前述したが、全体を4つの期間①,②,③,④(図30参照)に分けて制御することにより、最大93.5カウントできるカウンタで充分となり、9ビットでなく7ビット・カウンタで実現可能となった。

【0103】<u>AFCの動作説明</u>

10 AFCの動作状態の遷移図を図32に示す。

### (a) 初期動作

初期動作としては、「周期調整値レジスタ」と「位相調整値レジスタ」の初期値により、カウンタのデコード値が制御され、HSYNCXが生成され、HSYNCXがHSYNCは、NTSCの規格に準拠した信号となっている。(図33参照)

 (b) HSYNC#とHSYNCXの周期調整
HSYNC#が入力されると周期調整動作を開始し、H
SYNC#とHSYNCXとの周期差が±5/fscの 範囲に収まるように調整される。

【0104】調整方法としては、HSYNC#の立ち上がり時点の周期調整値を読み取り、次のHSYNC#の立ち上がり時点の周期調整値との差により周期調整が必要かどうか判断する。

【0105】2回の読み取りで同一の周期調整値が読み 取れた時点で周期が同期したものと判断する。図34

(A) は、HSYNCXとHSYNC#の周期を調整する際のタイミングを示すものである。

【0106】HSYNCXの周期調整が終了すると、次に、HSYNC#とHSYNCXの位相の調整を行う。まず、HSYNCXの位相を5/fsc単位で移動し、HSYNC#とHSYNCXの信号の位相(信号の立ち上がり点)が±4/fscの範囲内に収まるまでHSYNCXを移動する。(図34(B)参照)

次に、HSYNC#とHSYNCXとの位相差が±4/fsc内に収まると、HSYNC#立ち上がり時点の位相調整値を読み取り、毎ラスタ1/fscの単位でHSYNCXのパルス幅を増減してHSYNC#とHSYN

【0107】また、HSYNC#とHSYNCXの位相 が±4/fsc内で同期した時点でHSYNC信号の立 ち上がりエッジはHSYNC#の立ち上がりエッジを出 力するように切り換えられる。(図34(C)参照)

### (c) ノイズの除去

HSYNC#とHSYNCXが位相同期して動作している時は、HSYNC#の入力回路にマスクをかけ外来ノイズNO1SEによるHSYNC#の乱れを防止する。 【0108】HSYNCXの立ち上がりエッジの前後4 /fsc以外をマスク設定期間とする。(図35参照) (d) HSYNC#の停止

HSYNC#が停止した場合でも、停止する前の周期・ 位相でHSYNCXを生成し、HSYNCの供給を続け

17

【0109】HSYNC#の有り/無しの判断は、HS YNCXの立ち上がりエッジの5/fsc前でHSYN C#をサンプリングし、HSYNC#がLowであれば HSYNCの立ち上がりエッジをHSYNC#に同期す

【0110】また、HighであればHSYNCの立ち 10 である。 上がりエッジをHSYNCXに同期する。

### [0111]

【発明の効果】以上説明したように、本発明によれば、 周波数自動調整装置 (AFC) をテジタル回路で構成し ているので、AFCを周辺LSI等の集積回路に容易に 集積可能となる効果を奏し、回路規模縮小が出来、回路 の安定性、信頼性、性能向上に寄与する所が大きい。

### 【図面の簡単な説明】

【図1】本発明の原理による周波数自動調整装置のプロ ック回路図である。

【図2】従来の周波数自動調整装置のプロック回路図で ある。

【図3】本発明の原理による周波数自動調整装置の作用 説明図である。

【図4】本発明の実施例による周波数自動調整装置のブ ロック回路図である。

【図5】各動作の行われる期間の説明図である。

【図6】外部入力HSYNC#のサンブル動作の説明図 である。

【図7】1 H幅同期データの生成の説明図である。

【図8】位相同期データの生成の説明図である。

【図9】位相制御動作の説明図である。

【図10】HSYNC#とHSYNCXの立ち上がりレ ベル同期化の説明図である。

【図11】 HSYNC#ダイレクト出力とIHSYNC X出力の切替えの説明図である。

【図12】 HSYNCXの立ち下がり位置の説明図であ る。

【図13】外部入力のHSYNC#が停止している時の 動作説明図である。

【図14】外部入力HSYNC#と内部発生IHSYN CXが同期した状態の動作説明図である。

18

【図15】外部入力HSYNC#へ内部発生IHSYN CXを同期する時の動作説明図である。

【図16】外部入力のHSYNC#が停止した時の動作 説明図である。

【図17】外部入力のHSYNC#の1H幅が(22 7. 5×fsc)secより長い時の同期動作の説明図

【図18】外部入力のHSYNC#の1H幅が(22 7.5×fsc)secより短い時の同期動作の説明図

【図19】外部入力のHSYNC#の同期が外れた時の 動作説明図である。

【図20】外部入力のHSYNC#が1ラスタだけ停止 した時の動作説明図である。

【図21】同期動作中にHSYNC#ヘノイズが載った。 場合の動作説明図である。

【図22】1H同期後にHSYNC#の1H幅に変動が 生じた場合の動作説明図である。

【図23】NTSC規格の概略図である。

【図24】ノイズにより影響を受けた画像の説明図であ 20 る。

【図25】AFCの原理構成図である。

【図26】AFCの全体ブロック回路図である。

【図27】水平同期信号発生部の説明図である。

【図28】HSYNCの1周期の分割の説明図である。

【図29】位相差検出期間の動作説明図である。

【図30】各期間の動作説明図である。

【図31】タイミングの実現回路の説明図である。

【図32】AFCの動作状態の遷移図である。

【図33】初期動作の波形図である。 30

【図34】HSYNC#とHSYNCXの周期調整の説 明図である。

【図35】ノイズの除去時の動作説明図である。

【図36】HSYNC#の停止時の動作説明図である。 【符号の説明】

HSYNC#…外部からの水平同期信号

HSYNCX…周波数調整後の水平同期信号

IHSYNCX…AFC回路で生成される水平同期信号


16…IHSYNCX生成部

24…位相・周期比較制御部

22…HSYNC#入力部


34…HSYNCXOUT制御部

[図1] 本発明の原理による同波数自動調整装置




【図2】

**従来の月波数自動調整装置** 




[図3]

# 本般明0原理によう同変教自動調整装置の作用



[図4]

# 本発明の実施例による周波数自動調整装置




【図5】

各動作の行われる期間


【図6】

外部入力HSYNC#のサンプル動作




位相回期テラの生成

外部入力のHSYNC#が停止していう時の動作



[図7]

1日福戸期データの生成



(B)


51 FEBRUAR		<b>F期額對</b>	All I
IHSYNCX PHASE DATA	F C E	A 9 8 7 6 5	0   5   6   7

(C)

	<b>阿斯那的斯間</b>									4-	非月期期間	
( )	\ \ \	İ <sub>5</sub>	6	i,	le	وا	I <sub>A</sub>	B	c	F		
±DATA												

[図10]

# HSYNC#とHSYNCXの立ち上かりレベル戸期化




(B)



【図21】


# 月期動作中にHSYNC#ヘノイズが前った場合の動作



[図9]

## 位相制御動作

(A)



(B)

PHASE DATA	-F	<b>-</b> с	-8	-д	-9	-8	-7	-6	-5	-0
5 X fs c	0	٥	1	2	3	4	5	6	7	8
PHASE 15 +6 +7 +8 +9 +A +B +C +F										

PHASE DATA	+5	+6	+7	+8	+9	ŧΑ	+8	÷	+F
5xfsc	9	ю	11	12	13	14	15	16	16

(C)

PHASE DATA	-F		<b>無</b> 效								+F
LOCK DATA		-4	-3	-2	-1	-0	+1	+2	+3	+4	
fac 单位	0	1	2	3	4	5	6	7	8	9	10


[図11]

# HSYNC#ダイレクト出力とIHSYNCX出力の切替え


(A)



(B)




(C)




[図12]

## HSYNCX の立ち下がり位置

(A)




(B)




[図15]

## 外部入力HSYNC#へ内部発生IHSYNCX を同期する時の動作

(A)



(B)




(C)

	•		•
HSYNC#			
IHSYNCX		111111111	k32/0123
LOCK DT	A32101234 ^	432101234	× 32/0123
PHASE OT	5 0 5	5' 0 '5	5. 0 3
I SAMP OT			

[図14]

外部入力HSYNC#と内部発生IHSYNCX。 如同期 IF 状態の動作




【図16】

## 外部入力のHSYNC#が停止 いた時の動作

(A)




(B)




【図20】


## 外部入力のHSYNC#が1ラスタドけ停止した時の重力作




[図17]

外部入力のHSYNC#のIH幅が (227.5×fsc)secよ)長い時の同期動作









【図19】


## 外部入力のHSYNC#の門期が外れた時の動作






## [図36]


### HSYNC#の停止時の動作




[図18]

## 外部入力のHSYNC#の1H幅か (2275xfsc)secより短い時の同期動作









[図22]

### |H月期後にHSYNC#の|H幅に 変動が生じた場合の動作



【図24】

### ノイズにより影響を受けた画像




【図23】


【図25】

## 

AFCの原理構成




[図26] AFCの全体ブロック




[図27]

### 水平同期信号於生部

(A) 回路構成




(B) 波形




【図29】

### 位相差検出期間の動作




[図33]

### 初期動作n波形




[図28]

### HSYNCの1 周期の分割




[図30]

各期間の動作・




[図34]

HSYNC# k HSYNCXの周期調整




[図31] タイミングの実現回路




[図32] .

# AFCの動作状態の遷移図



【図35】

## ノイズの除去時の動作



## フロントページの続き

(51) Int. Cl. <sup>5</sup> H O 4 N 5/06

技術表示箇所